皇冠搏彩中心

联系我们

基于EAPR的局皇冠搏彩中心部动态自重构系统的实

作者:admin时间:2021-05-09 03:50

  al Reconfiguration)技巧的本原上,讨论完毕个别动态自重构体系的技巧和流程。打算的体系有两个可重构区域,每个区域有两个重构模块,愚弄Virtex-4上集成的PowerPC硬核微管束器操纵内部摆设拜候端口ICAP(Internal Configuration Access Port)实现自重构。通过正在Xilinx ML403开拓板前进行验证,完毕了体系的自重构效力。体系对局限资源的分时复用普及了体系的资源愚弄率,高的摆设速度缩短了体系的摆设功夫。

  个别动态自重构体系是一种新型的可重构推算体系。完毕自重构体系的可编程器件务必具有个别动态可重构才智。个别动态可重构是指体系正在运转经过中可能对局限资源举行从头摆设,而其余资源仍连结平常运转,分时复用可重构硬件上的资源完毕差异的逻辑效力。目前,Xilinx公司Virtex系列和Spartan系列的FPGA芯片赞成个别动态可重构工夫[1]。自重构体系以可重构逻辑器件内嵌的微管束器完毕对动态重构的操纵和调配[2]。自重构体系具有从器件内部拜候摆设数据的接口。Xilinx Virtex-Ⅱ自此的FPGA供应了ICAP,其首要效率即是遵守特依时序将摆设数据从头摆设到重构区域中[3]。

  Xilinx公司于2006年提出EAPR动态可重构打算技巧[4]。这种技巧的素质是对基于模块的动态可重构打算技巧的改良,赞成高端Virtex-4以上的Virtex系列芯片,大肆矩形的个别重构区域使有限的资源取得弥漫愚弄;静态模块的整体信号直接穿过可重构区域,静态模块与重构模块利用基于Slice的总线宏举行通讯,使得体系时序职能好,总线密度大。本文集合现有的基于FPGA的嵌入式体系开拓流程和基于EAPR的动态可重构打算技巧讨论自重构体系的架构及开拓流程,打算一个个别动态自重构体系,该体系有2个可重构区域,每个可重构区域有2个可重构模块。

  ML403的主芯片XC4VFX12-FF668-10C属于Virtex-4 FX系列。Virtex-4 FX系列器件针对嵌入式管束和高速串行连结,采用90 nm工艺,密度高达20万逻辑单位[5];将8位ICAP扩展到32位,时钟频率可达100 MHz,并且赞成二维区域的个别动态可重构。正在重构打算经过中,将FPGA划分为可重构区域和固定区域,固定区域正在体系运转经过中连结褂讪,通过管束器操纵重构区域的从头摆设完毕新的逻辑效力。本文划分为固定区域和2个可重构区域(PRR_Math和PRR_LED),每个区域有2个重构模块,区别完毕加法和乘法、LED灯向左和向右流水点亮的重构。

  FPGA划分的众个区域之间通过基于Slice的总线宏举行通讯。总线宏是事先布好线的用来无误布线轨道的宏,其名望固定,重构时连结褂讪,搜罗基于三态缓冲器TBUF(Tri- state Buffer)的总线宏和基于Slice的总线宏。基于TBUF的总线宏布局大略,可操纵信号的传输倾向,但不行操纵信号的通断。而正在重构经过中,来自重构区域的不太平信号大概会影响其他模块的平常运转,于是需求正在重构经过合上总线宏,这就哀求总线宏有个使能操纵端口。Virtex-4自此的芯片利用基于Slice的总线宏处置了这个题目,它愚弄FPGA内部用作静态途由的预留连线举动模块之间的通讯通途,正在打算时,重构模块不行利用这些资源。

  Virtex-4集成了一个32位的PowerPC405硬核管束器。PowerPC405经由归纳、构造布线后集成到FPGA内部的固命名望,不占用FPGA内部的任何逻辑资源和存储单位,运转速率可抵达芯片标称值,且不影响其周边逻辑的构造布线]。PowerPC采用精简指令哈佛布局,赞成5级标量流水线,具有独立的指令和数据缓存、32个32位通用寄存器、内存经管单位和片内存储器接口,是本体裁系的重点部件之一,用于对重构经过举行操纵。

  System ACE是Xilinx公司为处置众片大周围FPGA的使用而提出的一套处置计划。外部存储器

  CF卡用来存在FPGA的摆设文献,可直接插拔,具有非易失性。采用SystemACE CF摆设计划完毕动态重构具有升级速率疾、摆设数据太平性好等甜头。重构时,起初将天生的整体初始.bit摆设文献转换成.ace文献,然后将.ace文献和局限摆设文献存储正在CF卡中;开拓板上电后,System ACE操纵器通过JTAG端口读取CF卡的.ace整体摆设文献,对FPGA举行初始摆设,PowerPC微管束器通过内部拜候摆设端口 ICAP读取重构模块的比特流文献完毕重构。

  ICAP是Xilinx公司正在Virtex-Ⅱ之后的FPGA中供应的一个内部摆设拜候端口,HWICAP IP核将ICAP、BRAM及联系的操纵器封装正在内部,挂载到OPB总线上。ICAP可能读写FPGA的摆设数据帧。ICAP操纵器担当ICAP的读写状况及ICAP与BRAM之间的数据传输。BRAM用来存在从CF中读取的重构模块的比特流摆设文献或者从摆设存储器中读回的摆设数据。采用ICAP计划完毕自重构经过是基于“读-改正-写”机制的[6]。重构时,起初通过ICAP端口将需求改正的数据帧从摆设存储器读到BRAM中;然后管束器改正这些数据帧;结尾再通过ICAP将其写回到摆设存储器中。管束器愚弄ICAP直接操纵FPGA的重构经过,重构速率疾,体系出力高。

  本文打算的自重构体系有2个可重构区域。可重构区域PRR_Math以IP核的形状完毕加法和乘法的重构,重构经过通过OPB-DCR Socket模块使能总线宏;可重构区域PRR_LED完毕开拓板上的4个LED灯向左和向右流水点亮的重构。这2个模块通过ISE天生网外,实现构造布线,以GPIO举动总线宏的使能端口。静态模块完毕对LED灯的操纵,当按下暂定键时,LED暂停流水点亮;当按下早先键时,LED早先流水点亮。体系上电后,起初System ACE操纵器通过JTAG端口读取存储正在CF卡中的.ace文献对FPGA举行初始整体摆设,初始的整体摆设完毕乘法和向右流水点亮LED。开拓板通过串口UART与PC通讯,并通过超等终端举行显示和调试。重构时,正在超等终端键入号召,管束器接纳号召后,通过ICAP读取相应的重构模块对FPGA从头摆设,通过正在超等终端上测试和考核开拓板LED的蜕变验证重构是否完毕。本文采用基于EAPR的个别动态重构打算技巧举行体系打算,开拓流程如图2所示。

  体系搜罗静态模块、可重构模块和顶层模块。静态模块是除了重构模块以外的全盘模块,搜罗管束器模块。静态模块完毕对LED灯的操纵,管束器模块操纵重构经过。2个重构区域区别有2个重构模块,统一重构区域的可重构模块具有相似的端口界说和实体名,要放正在差异目次下区别举行归纳。静态模块和全盘的重构模块正在归纳时都不增添I/O端口。顶层模块只举行各个模块的例化,即只界说模块的端口信号,而不举行整个的活动描写,搜罗管束器模块、静态模块、重构模块、总线宏、时钟及极少信号声明等。顶层模块正在归纳时要增添I/O端口。实现这一步伐将发生全盘模块的.ngc网外文献。

  正在XPS中搭修体系硬件平台,增添所需IP核,硬件平台如图3所示。正在SDK前进行软件编程和调试,天生executable.elf可推行文献。

  愚弄PlanAhead增添桎梏,如区域桎梏、时序桎梏和引脚、时钟、总线宏的名望桎梏等。增添各桎梏之后运转DCR查抄是否满意打算哀求。

  静态模块和重构模块的完毕搜罗转换、照射和构造布线个步伐。重构模块务必正在静态模块告成完毕之后才可举行。

  运转PR Assemble将各个模块归并,发生各重构模块的.bit文献、各区域的空隙流文献和一个包蕴静态模块及动态模块的全摆设文献static_full.bit。天生的static_full.bit文献只含有硬件音讯,需求将此文献和system_stub.bmm、executable.elf文献归并成包蕴软硬件完善音讯的download.bit文献。

  体系上电后,通过读取CF卡中的.ace文献对FPGA芯片举行初始摆设,将上一步天生的download.bit转换为CF可推行的.ace文献。

  将天生的system.ace、重构摆设文献和空隙流文献下载到CF卡的根目次下,连结开拓板与PC举行打算验证和调试。

  指示灯变为绿色,讲明摆设告成实现,这时激活的乘法模块和右移模块早先就业。考核到4个LED灯向右流水点亮,当按下暂停键时,LED撒手流水点亮;当按下早先键时,LED早先向右流水点亮。超等终端显示提示音讯,输入O后体系提示要输入两个操作数,实现乘法运算。结果显示如图4所示。

  依据提示号召,输入a或A号召完毕加法运算,输入l或L号召完毕向左流水点亮LED灯;输入o或O号召,体系摄取两个操作数后推行加法运算,并将运算结果显示正在超等终端上。考核开拓板的4个LED灯形成向左流水点亮,按下暂停键,LED撒手流水点亮;按下早先键,LED早先向左流水点亮。超等终端显示如图5所示。

  当体系不需求推行重构模块的效力时,可依据提示输入空缺摆设文献的相应号召使体系处于待机形式。当需求时再输入相应号召举行摆设。如许可节减体系的功耗。

  重构功夫是重构体系的一个要害目标。外面上,重构功夫等于摆设文献巨细与摆设速度的比值。实质上,还需求商讨总线的传输速度和HWICAP的摆设速度。本文只从外面上领悟重构功夫,而重构功夫和摆设文献巨细成正比,天生的摆设文献巨细如外1所示。从外中可能看出,重构模块的摆设文献比整体摆设文献大幅度减小,采用个别动态摆设时,只需下载重构模块的摆设模块,重构功夫也将大幅度缩短。其余,本体裁系通过ICAP摆设,ICAP数据位宽为32 bit,时钟频率为100 MHz,摆设速度很高,于是正在重构功夫上具有必定的上风。

  本文采用EAPR技巧,愚弄ML403开拓板集成的PowerPC405微管束器打算验证体系的自重构效力。正在体系运转经过中,可能替代或撒手某一不需求或失足的效力模块来保障体系不间断地运转。体系采用软硬件协同打算,使打算流程并行化,开拓周期短,硬件分时复用,资源愚弄率高。基于EAPR的个别动态自重构工夫一经成为业界的讨论热门,跟着工夫不绝成熟,将渐渐使用到实质产物中。

  导读:本期社区简报为大师分享近一周发热友社区那些收大师笃爱的精品实质,一块来看看吧! 作家周详先容了REW这个软件的...

  莱迪思半导体公司揭橥伟创电气抉择莱迪思低功耗FPGA来提拔用于工业体系的全新伺服驱动使用的职能。

  版本modelsim se-2019.4,其他版本也试了两三个,处境的也是如许,其他效力都能平常利用,即是创修工程的功夫没有弹窗。有没有大...

  Flash的职能参数和操作时序是什么? 如何愚弄FPGA去完毕Flash编程器? ...

  本文打算了一种基于FPGA的高速串行输入/输出A/D转换器的操纵器。...

  打算了一种基于CPCI总线轨范的PMC接口载板。载板以FPGA为重点,集成了CPCI接口模块和DPR....

  传输体系的构成布局如图1所示,首要由两块ATCA板和一块ATCA机箱背板构成。两块ATCA板上各安顿....

  为了满意瞬变电磁探测中晚期电磁信号采撷的哀求,抉择高职能24位模数转换器AD7762,以FPGA为控....

  频率校准体系首要由高精度GPS信号摄取器、FPGA芯片、VC-TC2XO(压控恒温晶振)、高精度DA....

  咱们利用的汽车正正在向着绿色节能、搜集化、智能化的倾向兴盛,车载电子开发的推算才智越来越高,举动人机界....

  脑电信号EEG(Electroencephalograph)是人体一种基础心理信号,具有厉重的临床诊....

  小序: 咱们正在举行FPGA道理图和PCB打算时,都市涉及到FPGA芯片管脚界说和封装联系音讯,本文就....

  1、 合于怎样正在VHDL模块挪用一个Verilog模块 正在VHDL模块声明一个要与挪用的Verilo....

  FPGA 是可能先购置再打算的“全能”芯片。FPGA (Field Programmable Gat....

  FPGA逻辑打算中一样是一个大的模块中包蕴了一个或众个效力子模块,verilog通过模块挪用或称为模....

  许众进入FPGA全邦不久得好友,第一个要研习当然是HDL措辞,正在网高超行的有Verilog和VDL这....

  Achronix揭橥其业界职能最高的Speedster7t FPGA器件现已早先供货

  专为管束人工智能/呆板研习(AI / ML)、5G本原措施、搜集管束、推算存储、测试和丈量等使用中的....

  电子发热友网为你供应宽带噪声对时序发抖的影响原料下载的电子原料下载,更有其他联系的电途图、源代码、课....

  基于Xilinx Zynq ultraScale+ 系列FPGA的AXU2CGB 开拓板评测

  Jaya 本期带来的开拓板是ALINX 基于Xilinx Zynq ultraScale+ MPSo....

  今天LR-LINK联瑞初次推出赞成PCIe接口的32途带隔绝输入输出I/O卡(品牌型号:LRES50....

  Xilinx揭橥7nm Versal AI Core和Versal Prime系列器件全盘量产出货

  Versal AI Core 系列供应了 Versal 产物组合中的最高算力和最低时延,借助其 AI....

  跟着时间的兴盛,芯片行业的胀起的魄力一经不亚于当年互联网胀起时魄力,越来越众的莘莘学子涌入半导体行业....

  本体系是采用EDA工夫打算的一个浅易的八音符电子琴,该体系基于推算机中时钟分频器的道理,采用自顶向下....

  针对模仿滤波器打算灵动性差且不行很好地赞成数据通讯的并行和速率等题目,愚弄Altera公司Cyclo....

  电子发热友网为你供应VHDL电途优化打算的技巧原料下载的电子原料下载,更有其他联系的电途图、源代码、....

  电子发热友网为你供应愚弄FPGA完毕与DS18B20的通讯原料下载的电子原料下载,更有其他联系的电途....

  针对异步复位、同步开释,继续没搞明晰正在利用同步化自此的复位信号时,结果是利用同步复位依旧异步复位?

  UART即通用异步收发器,古板上采用众效力的专用集成电途完毕。可是正在凡是的利用中往往不需求完善的UA....

  现场可编程逻辑阵列(FPGA)资源厚实,布局灵动,近年来兴盛迅猛。针对其特质,本文打算了基于FPGA....

  FPGA需求几个差异的低压供电轨,每个供电轨都有本人的电压和电流规格,以便为其内核逻辑、I/O电途、....

  诸如3D成像,虚拟实际和播送之类的高级视觉体系依赖一个或众个高分袂率,高速相机。这些摄像头体系每秒捕....

  有的功夫需求查找极少官网的例程举行研习和参考,可是总感想无从下手,此日就教大师怎样愚弄官网和Viva....

  目前,固然基于C/C++等高宗旨归纳相较于手写RTL层级HDL措辞已大幅提拔了开拓出力,但跟着联系技....

  咱们正在举行FPGA道理图和PCB打算时,都市涉及到FPGA芯片管脚界说和封装联系音讯,本文就Xili....

  FOC简述 磁场定向操纵(Field Oriented Control,FOC),是目前无刷直流电机....

  看待一个打算项目来说,整体时钟(或同步时钟)是最大略和最可预测的时钟。只须大概就应尽量正在打算项目中采....

  以IPTV测试仪的搜集层测试效力为讨论布景,先容了IPTV的集体打算框架、搜集层测试目标的算法打算,....

  跟着集成电途工夫的兴盛,FPGA和DSP以及ARM以其体积小、速率疾、功耗低、打算灵动、利于体系集成....

  电子发热友网为你供应机载合成孔径雷达体系道理及FPGA的摆设打算原料下载的电子原料下载,更有其他联系....

  电子发热友网为你供应一文解读FPGA打算者的5项基础功及打算流程原料下载的电子原料下载,更有其他联系....

  完毕了一种用于自正在立体显示体系的光学引擎。该体系采用FPGA举动操纵管束器,通过RS232串口与DS....

  导读 本篇先容了一个大略推算器的打算,基于 FPGA 硬件描写措辞 Verilog HDL,体系打算....

  Vivado打算流程领悟 Vivado HLS完毕OpenCV的开拓流程

  作家:Harvest Guo源泉:Xilinx DSP Specilist 本文通过对OpenCV中....

  为普及对通讯检测开发的灵动性和升级性,本文鉴戒虚拟仪器布局,打算某型下层级检测体系,用于对通讯开发进....

  电子发热友网为你供应PLC初学者,这6个技巧助助你疾速初学原料下载的电子原料下载,更有其他联系的电途....

  TMP411 ±1°C Programmable Remote/Local Digital Out Temperature Sensor

  TMP411开发是一个带有内置当地温度传感器的长途温度传感器监督器。长途温度传感器,二极管连结的晶体管一样是低本钱,NPN或PNP型晶体管或二极管,是微操纵器,微管束器或FPGA的构成局限。 长途精度为1 C合用于众个开发制作商,无需校准。双线串行接口接纳SMBus写字节,读字节,发送字节和摄取字节号召,以创立报警阈值和读取温度数据。 TMP411器件中包蕴的效力搜罗:串联电阻撤除,可编程非理念因子,可编程分袂率,可编程阈值节制,用户界说的偏移寄存器,用于最大精度,最小和最大温度监督器,宽长途温度丈量限制(高达150C),二极管阻碍检测和温度警报效力。 TMP411器件采用VSSOP-8和SOIC-8封装。 性格 1C长途二极管传感器 1C当地温度传感器 可编程非理念成分 串联电阻撤除 警报效力 体系校准的偏移寄存器 与ADT7461和ADM1032兼容的引脚和寄存器 可编程分袂率:9至12位 可编程阈值限...

  TMP468器件是一款利用双线 C兼容接口的众区域高精度低功耗温度传感器。除了当地温度外,还可能同时监控众达八个连结长途二极管的温度区域。群集体系中的温度丈量可通过缩小守卫频带提拔职能,而且可能低落电途板庞大水平。典范用例为监测效劳器和电信开发等庞大体系中差异管束器(如MCU,GPU和FPGA)的温度。该器件将诸如串联电阻抵消,可编程非理念性因子,可编程偏移和可编程温度限值等高级性格完满集合,供应了一套精度和抗扰度更高且持重耐用的温度监控处置计划。皇冠搏彩中心 八个长途通道(以及当地通道)均可独立编程,设定两个正在丈量名望的相应温度跨越对应值时触发的阈值。其它,还可通过可编程迟滞创立避免阈值络续切换。 TMP468器件可供应高丈量精度(0.75C)和丈量分袂率(0.0 625C)。该器件还赞成低电压轨(1.7V至3.6V)和通用双线制接口,采用高空间愚弄率的小型封装(3mm×3mm或1.6mm×1.6mm),可正在推算体系中轻松集成。长途结赞成-55C至+ 150C的温度限制。 性格 8通道长途二极管温度传感器精度:0.75&...

电话:13866999966
联系人:王经理
Q Q:88996699
邮箱:HR@163.com
地址:北京市朝阳区沿江中路298号江湾商业中心26楼2602-2605